Kevin Zhang, phó chủ tịch phát triển kinh doanh tại TSMC, cho biết trong ISSCC 2024 (Hội nghị mạch thể rắn quốc tế IEEE) rằng, công nghệ được phát triển để tăng hiệu suất của máy gia tốc AI, điều này có thể được thực hiện bằng cách bổ sung thêm bộ nhớ băng thông cao và chiplets.
Để thêm nhiều HBM và chiplet, cũng phải thêm nhiều bộ chuyển đổi và chip trên tấm wafer trên nền, điều này có thể gây ra sự cố với kết nối và nguồn điện.
Zhang giải thích, công nghệ đóng gói mới của TSMC, thông qua quang tử silicon, sử dụng sợi quang thay vì I/O để truyền dữ liệu. Phó chủ tịch không đề cập đến thời điểm công nghệ này sẽ được thương mại hóa.
Một yếu tố thú vị khác của công nghệ là khuôn không đồng nhất được xếp chồng lên khuôn đế.
Công nghệ đóng gói sẽ áp dụng liên kết lai trên khuôn để tối đa hóa I/O. Các chip và HBM sẽ được gắn trên bộ chuyển đổi, có thể là bộ chuyển đổi silicon cục bộ.
Zhang cũng cho biết bao bì sẽ sử dụng bộ điều chỉnh điện áp tích hợp để xử lý vấn đề cấp điện.
Phó chủ tịch cho biết những khuôn tiên tiến nhất hiện nay có thể chứa tới 100 tỷ bóng bán dẫn nhưng đối với AI, công nghệ đóng gói 3D có thể tăng con số này lên 1 nghìn tỷ bóng bán dẫn.