Điều này nhằm đáp ứng sự gia tăng I/O của chip, người đứng đầu nhóm Samsung Electro-Mechanics Woo Seok Yang cho biết trong Hội nghị Công nghệ SMT&PCB tổ chức tại Suwon, phía nam Seoul.
Yang giải thích, thế hệ mới nhất sẽ cung cấp chiều rộng đường 10/10um với khoảng cách 20um trong khi gói thế hệ tiếp theo sẽ có 5/5um. Ông cho biết thêm, Samsung Electro-Mechanicalics có kế hoạch tiếp nối 5/5um với 3/3um hoặc 2/2um.
Yang lưu ý rằng khoảng cách thời gian giữa mỗi thế hệ sẽ là 18 tháng.
Trưởng nhóm này cho biết, bên cạnh việc thu hẹp chiều rộng đường dây, việc cải thiện độ nhám của các lớp cách điện và mạch điện cũng rất quan trọng.
Ông cho biết, việc kiểm soát độ chính xác về độ nhám của lớp cách điện cho phép các vi mạch được nối dây đúng cách đồng thời cải thiện độ nhám của mạch có thể giảm thiểu tổn thất tín hiệu.
Sự gia tăng I/O của chip có nghĩa là các va chạm được gắn trên gói phải trở nên nhỏ hơn nữa. Yang cho biết sẽ cần một khoảng cách từ 40 đến 50um và các công ty đóng gói và đóng gói như Samsung Electro-Mechanics cần phải đáp ứng điều này.
Ông cho biết thêm, đường thông kết nối các lớp cũng phải trở nên hẹp hơn và công ty sẽ sử dụng thiết bị có bước sóng cực ngắn để đạt được điều này.